Cadence IC618/IC617 安装验证、PDK 库安装、Virtuoso 启动与基本界面操作。
图层与工艺层次、设计规则（DRC）概念、版图设计流程概览。
创建 CellView、LSW 窗口使用、基本绘制与编辑命令（Path, Polygon, Rectangle）。
DRC 规则文件结构（.drc 或 .rul）、常见规则类型、Calibre 与 Assura 工具简介。
绘制 PMOS/NMOS 有源区、多晶硅栅、金属连线，运行 DRC 并解读错误报告。
金属间距违例修复、有源区包围接触孔违例修复、天线效应规则修复。
差分对匹配版图、电流镜版图、电阻电容阵列的 DRC 检查。
DRC 结果过滤与分类、交互式调试工具、DRC 脚本化运行。
LVS 概念（版图与电路图一致性）、LVS 提取流程、规则文件结构。
短路/断路错误、器件参数不匹配（W/L 错误）、节点标签错误。
选项设置（过滤浮空节点、合并并联器件）、报告解读与自动化。
Hierarchy 概念、Cell 调用与阵列、顶层与子模块 DRC/LVS 策略。
PEX 概念、寄生电容与电阻、PEX 规则文件（.lvs 或 .pex）。
提取 Calibre View 或 DSPF 文件，查看寄生参数报告。
将 PEX 结果反标到电路图，进行后仿真（Post-layout Simulation）。
共质心匹配、叉指结构、虚拟器件（Dummy）的 DRC/LVS 处理。
ESD 器件结构、Guard Ring 绘制、ESD 规则检查。
天线规则检查、跳线法（Jumper）与二极管法修复。
Guard Ring 设计、衬底/阱接触、Latch-up DRC 规则。
带隙基准源版图：电阻匹配、三极管匹配、运放版图整合。
低压差线性稳压器版图：功率管布局、反馈网络走线、大电流线处理。
锁相环版图：电荷泵、VCO、分频器版图隔离与布局。
数字与模拟分区、衬底噪声隔离、深 N 阱（DNW）使用。
使用 SKILL 脚本批量运行 DRC/LVS、结果解析与报告生成。
0.18um、0.13um、65nm 及以下工艺的 DRC/LVS 规则差异与注意事项。
从电路图到 GDS 输出，包含 DRC/LVS/PEX 全流程。
版图评审清单、GDS 导出、Tape-out 流程与注意事项。